- s -

• S15_0 : reg_ct_dipsw_t
• S15_8 : reg_ct_dipsw_t
• S23_16 : reg_ct_dipsw_t
• S31_16 : reg_ct_dipsw_t
• S31_24 : reg_ct_dipsw_t
• S7_0 : reg_ct_dipsw_t
• scan_mode : hal_adc_init_t
• SCR : reg_scb_t
• SHCSR : reg_scb_t
• SHIFTR : reg_rtc_t
• SHPR1 : reg_scb_t
• SHPR2 : reg_scb_t
• SHPR3 : reg_scb_t
• size : hal_dma_init_t
• slave_mode : hal_timer_clock_init_t
• SLOTR : reg_sai_block_t
• SMCR : reg_tim_t
• SMPR1 : reg_adc_t
• SMPR2 : reg_adc_t
• source : hal_dma_init_t , hal_timer_clock_init_t
• SQR1 : reg_adc_t
• SQR2 : reg_adc_t
• SQR3 : reg_adc_t
• SR : reg_adc_t , reg_cryp_t , reg_dac_t , reg_dcmi_t , reg_flash_t , reg_hash_t , reg_iwdg_t , reg_rng_t , reg_sai_block_t , reg_spi_t , reg_tim_t , reg_usart_t , reg_wwdg_t
• SR1 : reg_i2c_t
• SR2 : reg_i2c_t
• SRAM : reg_fmc_t
• SRCR : reg_ltdc_t
• SSCGR : reg_rcc_t
• SSCR : reg_ltdc_t
• SSR : reg_rtc_t
• STA : reg_sdio_t
• STIR : reg_nvic_t
• STR : reg_hash_t
• STREAM : reg_dma_t
• SWIER : reg_exti_t
• SWTRIGR : reg_dac_t